(54) MOS TRANSISTOR

(11) 1-64262 (A) (43) 10.3.1989 (19) JP


(21) Appl. No. 62-219092 (22) 3.9.1987

(71) VICTOR CO OF JAPAN LTD (72) RAIJIROU KUG A

(51) Int. Cl⁴. H01L29/78

PURPOSE: To obtain high controllability and uniformity, by arranging at least a drain among a drain and a source via a low concentration impurity diffusion layer formed on a semiconductor substrate of the lower part of a gate insulating film end-portion with respect to the gate insulating layer.

CONSTITUTION: Without eliminating a photo resist 7, the gate insulating film 3 of a source and drain region is eliminated. A photo resist 7 is eliminated, and phoshorus P as impurity is ion-implanted to form a low concentration impurity diffusion layer 5. Then impurity diffusion, and wet oxidation of the surface of a polysilicon gate 6 are performed, and nitrogen annealing is successively performed to form the low concentration impurity diffusion layer 5 being l_1 deep, and silicon oxide films 8, 9. Then the silicon oxide film 9 is eliminated, and the exposed surface of a substrate 4, and the source and drain region are subjected to etching. Successively, phosphorus P as impurity is ion-implanted, and a high concentration impurity diffusion layer 10 is formed in a region turning to the source and drain.



⑩日本国特許庁(JP)

⑩特許出際公開

四公開特許公報(A)

昭64-64262

Mint Cl.4

識別記号

庁内整理番号

母公開 昭和64年(1989)3月10日

H 01 L 29/78

301

Z-8422-5F

審査請求 未請求 発明の数 1 (全4頁)

望発明の名称 MOSトランジスタ

②特 顋 昭62-219092

盘出 顏 昭62(1987)9月3日

発明者 久我

雷二郎

神奈川県横浜市神奈川区守屋町3丁目12番地 日本ビクタ

一株式会社内

む出 頤 人 日本ピクター株式会社

神奈川県横浜市神奈川区守屋町3丁目12番地

en al 2

1. 発明の名称

MOSトランジスタ

2. 特許請求の範囲

ドレイン及びソースのうち、少なくともドレインが、ゲート絶縁襲に対して、前記ゲート絶縁段 環郊下方の半導体基版内に形成された低濃度不純 物拡散暦を介して設けられたことを特徴とする MOSトランジスタ。

3. 発明の詳細な説明

(産業上の利用分野)

本発明はMOSトランジスタに係り、特にドレイン接合付近の電界強度の集中を観和した高信頼性MOSトランジスタに関する。

(従来の技術)

近年、半導体装置の微細化、高集積化に対する要求が益々強まり、これを構成する基本的な素子であるMOSトランジスタの微細化が急がれている。

しかしながら、一般にMOSトランジスタにお

いては、使用上の割約からドレイン電圧を 5 V 以下に下げられないため、ゲートの長さが約 1 . 5 μ a 以下、ドレイン接合の深さが約 0 . 4 μ a 以 下になると、ドレイン接合のゲート側に著しい電 界の集中が起こる。

この電界の集中により、ドレイン接合の空乏習内にホットキャリアが発生し、これがゲート 絶縁 関内に入り込み、相互コンダクタンス、しきい 位電圧等の変動を狙き、使用時間の経過に伴うドレイン電波の低下の原因となるため、MOSトランジスタの信頼性を大きく狙っている。

このホットキャリアの発生を防止するために、ドレインとチャンネルの間に低温度不能物拡散額を設け、ドレイン接合のゲート側における電界の集中を緩和する構造が試みられている。この構造をしDD(Lighly Doped Drain—Source)構造という。

第3図(A)乃至(C)は、従来技術による MOSトランジスタのLDD構造の製造方法を示す登部新面図である。岡図と共に従来技術のMO

特開昭64-64262(2)

SトランジスタのLDD構造の製造方法について述べる。尚、これは「超高速デバイス」倍風館 (P. 151)を参考としている。

先す、シリコンよりなる半導体基板11上に設けられたゲート絶縁膜12上にゲート電極となるポリシリコンゲート13を形成し、第3図(A)に示す切く、不統物としてリンイオンPの住入を行い低温度不純物拡散層14を形成する。

次に、第3回(B)に示す如く、気相成長法に より融化シリコン関15を堆積する。

続いて、リアクティアイオンエッチングにより 酸化シリコン膜15を異方性エッチングし、ポリ シリコンゲート13の側面のみに酸化シリコンの 対撃15aを残した後、第3図(C)に示す如く、 この側型15a及びポリシリコンゲート13をマ スクとしてヒ素イオンAsの住入を行い高温度不 純物拡取留16を形成し、従来技術によるLDD 構造の製造を終了する。

この構造において、ポリシリコンゲート13を 挟んで一方の低速度不純物拡散層14及び高速度

かなり大きく、側壁15a を高精度、高均一性の もとで系望の形状に形成することは困難となって いる。

従って、従来技術によるLDD構造のMOSトランジスタにおいては、相互コンダクタンス及びドレイン耐圧の制御性及び均一性が著しく低いという問題点がある。

そこで、本発明は上記従来技術の問題点を解決して、相互コンダクタンス及びドレイン耐圧において、高い制御性及び均一性を得ることができる場づの高信頼性MOSトランジスタを提供することを目的とする。

(問題点を解決するための手段)

本発明は上記の問題を解決するために、ドレイン及びソースのうち、少なくともドレインがゲート絶縁関に対して、前記ゲート絶縁関端部下方の半導体基板内に形成された低濃度不純物拡散層を介して設けられたことを特徴とするMOSトランジスタを提供するものである。

不純物拡散層16がソースとなり、他方のそれが ドレインとなる。

羽が解決しようとする問題点)

ころで、LDD構造においてドレイン接合付近の電界強度分布は、低濃度不純物拡散層14の拡散の濃度、深さ及び第3図(C)に示すその長さん2 により決定され、これらは周図に示す関壁15a の形状に大きく支配されている。

(家施例)

第1 図は本発明になるM O S トランジスタの一実施例を示す要部断面図である。第2 図(A)乃至(E)は第1 図に示すM O S トランジスタの主要製造工程を示す要必断面図である。以下、図と共に本発明になるM O S トランジスタについて説明する。

第1図において、1はソース、2はドレインである。ソース1及びドレイン2はゲート絶縁膜3 増部下方の半導体 基板 4 内に設けられた低温度不輔物拡散層5a を介して設けられている。6はポリシリコンゲートである。

次に第2図(A)乃至(E)と共に第1図に示すMOSトランジスタの製造方法について説明する。

通常NチャンネルMOSトランジスタの製造工程にて、ポリシリコンゲート6をリアクティブイオンエッチング(以下、RIEと称する)にて形成した後、第2図(A)に示す如く、フォトレジ

. 特閒昭64-64262(3)

スト 7 を除去せずに引き続きソース 1 及びドレイン 2 の領域のゲート絶積膜 3 をRIEにて除去する。

次に、フォトレジスト7を除去し、不純物としてリンPを5×10¹³個/cm²の濃度でイオン注入し、第2図(B)に示す如く、低濃度不純物拡散図5を形成する。

この後、不純物拡散とポリシリコンゲート6の表面を設化するために、8000でのウェット酸化を10分間行い、続いて900での窒素アニールを30分間行い、第2図(C)に示す如く、深さし、に拡放した低濃度不純物拡散層5及び酸化シリコン股8の厚さは約800人、酸化シリコン段9の厚さは約300人である。

次に、フッ素系ガス及び酸素を使用したRIEにて酸化シリコン膜9を除去する。ここで、膜厚の差のため酸化シリコン膜8は厚さ約500人だけ残っている。引き続き、塩素系ガスを使用し、RIEにて、第2図(D)にて示す如く、半導体

更に、本実施例のMOSトランジスタにおいて、第1図に示す低温度不純物拡散層5の長さ L1を決定しているのは、低濃度不純物を拡散させるために行う、イオン注入後の熱処理である。不純物であるリンは等方的に拡散するが、拡散の広がり、つまり拡散の深さは熱処理の温度及び時間により、信密に制御することが可能であり、バラツキも非常に小さいものである。

(発明の効果)

以上の如く、本発明になるMOSトランジスタは、ドレイン及びソースのうち、少なくともドレインが、ゲート絶縁膜に対し、前記が一ト絶縁膜に対し、前記が一ト絶縁膜に対し、前記が一ト絶縁膜が放路を介して設けられるようには適性が得られる上、低温度不絶物拡散層の長さを高精度が、、の中性をもって制御することが可能であるいい、のは日日コンダクタンス及びドレイン耐圧にあるいい、のは日日コンダクタンス及びドレイン耐圧にあるいい、のは日日コンダクタンス及びドレイン耐圧にあるいい、のは日を有する。

基板4の露出している表面、ソース1及びドレイン2の領域を約2000人エッチングする。ここで、ポリシリコンゲート6は表面が酸化シリコン膜8で覆われているため、塩素系ガスを使用したRIEではエッチングされない。

終いて、不純物としてリンPを5×10¹ 個 / ce² の 環度でイオン注入し、第2回(E)に示す如く、ソース1及びドレイン2となる領域に高 環度不純物拡散層10を形成する。

この後、不純物拡散及び表面酸化のため、 900 での熱酸化を30分間行い、第1図に示す如くの 構造のMOSトランジスタを得る。

本実施例のMOSトランジスタは、第1図に示す構造をとることにより、動作時に低温度不純物拡散層 5 a が空乏化し、チャンネルがこれを避けて形成されるため、電界の集中部分がゲート絶様膜3から離れることから、発生したホットエレクトロンのゲート絶様膜3への入り込みが防止され、従来のLDD構造のMOSトランジスタと同等の高信頼性が得られる。


4. 図面の簡単な説明


第1 図は本発明になるMOSトランジスタの一実施例を示す賽部断面図、第2 図(A)乃至(E)は第1 図に示すMOSトランジスタの主要製造工程を示す要部断面図、第3 図(A)乃至(C)は従来技術によるMOSトランジスタのLDD構造の製造方法を示す賽部断面図である。

1 … ソース、2 … ドレイン、3 … ゲート絶縁観、4 … 半導体基板、5 … 低速度不能物拡散温、6 … ポリシリコンゲート。

特許出職人 日本ビクター株式会社 代表者 塩木 邦夫

特開昭64-64262(4)





This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

□ OTHER: _____

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.